特許

J-GLOBAL ID：200903068248300484

クランプ回路

発明者： 加賀 雅和 ,  土屋 主税
出願人/特許権者： 富士通株式会社 ,  富士通ヴイエルエスアイ株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-210832
公開番号（公開出願番号）：特開平5-055918
出願日： 1991年08月22日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】クランプ回路に関し、直流分を含むアナログ信号を所望の電圧に精度よくクランプすることができ、そのクランプ電位設定も高速度で設定すことを目的とする。【構成】差動入力アンプ1の一方の入力端子にカップリングコンデンサ2を結合し、そのコンデンサ2に注入した電荷にてその入力端子を所望のクランプ電圧にしてコンデンサ2を介して直流電位を含むアナログ信号を入力するとともに、他方の入力端子に基準電圧を入力し、その出力端子から前記アナログ信号を前記所望の制御目標値にクランプして出力するクランプ回路において、前記他方の入力端子に前記カップリングコンデンサ2の静電容量と異なる静電容量よりなるバイアスコンデンサ5を結合し、そのバイアスコンデンサ5を介して前記基準電圧を入力するとともに、そのバイアスコンデンサ5に対して電荷を注入または引き抜きする電荷注入回路7を設けた構成とした。

請求項（抜粋）：

差動入力アンプ(1)の一方の入力端子にカップリングコンデンサ(2)を結合し、そのコンデンサ(2)に注入した電荷にてその入力端子を所望のクランプ電圧にしてコンデンサ(2)を介して直流電位を含むアナログ信号を入力するとともに、他方の入力端子に基準電圧を入力し、その出力端子から前記アナログ信号を前記所望の制御目標値にクランプして出力するクランプ回路において、前記他方の入力端子に前記カップリングコンデンサ(2)の静電容量と異なる静電容量よりなるバイアスコンデンサ(5)を結合し、そのバイアスコンデンサ(5)を介して前記基準電圧を入力するとともに、そのバイアスコンデンサ(5)に対して電荷を注入または引き抜きする電荷注入回路(7)を設けたことを特徴とするクランプ回路。

IPC (3件)：

H03M 1/12 ,  H03M 1/10 ,  H04N 1/40 101