特許

J-GLOBAL ID：200903068250553403

半導体集積回路装置の製造方法

発明者： 崎元 正教 ,  伊東 俊樹 ,  江口 欣也 ,  山口 裕功 ,  藤井 貴子 ,  奥山 幸祐 ,  久保田 勝彦 ,  梶原 茂
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-177847
公開番号（公開出願番号）：特開平9-036191
出願日： 1995年07月14日
公開日（公表日）： 1997年02月07日
要約：

【要約】【目的】 LSI製品のAl配線膜質を短時間で、かつ高い信頼度で調べることのできる品質管理方法を提供する。【構成】 半導体ウエハ上に堆積したAl膜をパターニングして、幅の狭い配線部1aとそれに接続された幅の広い放熱部1bとの繰り返しパターンからなるテストパターン1を形成し、このテストパターン1に配線部1aが溶断しない程度の高電流を印加したときの配線部1aの電気抵抗を測定することによって、Al膜の膜質を評価する。

請求項（抜粋）：

半導体ウエハ上に堆積したメタル配線用導電膜をパターニングして、前記半導体ウエハの一部に幅の狭い配線部とこの配線部に接続された幅の広い放熱部との繰り返しパターンからなるテストパターンを形成し、前記テストパターンに電流または電圧を印加したときの前記配線部の電気抵抗値を検出することによって、前記メタル配線用導電膜の膜質を評価する工程を含むことを特徴とする半導体集積回路装置の製造方法。