特許

J-GLOBAL ID：200903068258462423

半導体記憶装置及びその製造方法

発明者： 大槻 純人
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平4-208477
公開番号（公開出願番号）：特開平6-037275
出願日： 1992年07月13日
公開日（公表日）： 1994年02月10日
要約：

【要約】【目的】集積度を向上させても、プレ-トセルに十分なキャパシタ容量を確保でき、しかも、プレ-ト拡散領域が短時間の不純物拡散で形成できる半導体記憶装置及びその製造方法を提供する。【構成】 半導体基板1表面に開口されたトレンチ6に、電極となる多結晶シリコン膜10、13とキャパシタ絶縁膜12からなるプレ-トセルを形成する。このトレンチ6の半導体基板内のプレ-ト拡散領域9が囲むトレンチ6の所定領域の最大断面積がこのトレンチ6の開口部より広くなるようにする。これにより、プレ-ト拡散領域9が隣接するトレンチに接近するので短時間で隣接するトレンチを囲む拡散領域と接続できるように形成される。さらに、プレ-ト拡散領域9とプレ-ト電極10との接触面積が大きくとれるので動作マ-ジンが向上する。

請求項（抜粋）：

半導体基板と、前記半導体基板に形成され、所定の領域がその開口部より大きい断面積を有するトレンチと、前記トレンチの内側壁上に形成された第1の絶縁膜と、前記半導体基板内に、前記トレンチの底部を囲むように形成され、前記半導体基板とは異なる導電型を有する不純物拡散領域と、前記トレンチの中に、前記不純物拡散領域及び前記第1の絶縁膜の上に形成された第1の導電膜と、前記第1の導電膜を被覆する第2の絶縁膜と、前記第2の絶縁膜を被覆し、前記トレンチ内に埋込まれた第2の導電膜とを備えていることを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 27/04

引用特許：

審査官引用 (5件)

• 特開平4-014868
  
• 特開昭63-240028
  
• 特開昭62-281464
  
• 特開平2-087571
  
• 特開平2-007465