特許
J-GLOBAL ID：200903068262471020
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-312006
公開番号（公開出願番号）：特開平6-163543
出願日： 1992年11月20日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 選択CVD法を用いた配線の形成方法において、ドライエッチングを原因とした問題点を解決する。【構成】 シリコン基板(11)上に形成された絶縁膜(12)にコンタクト孔(13)を形成し、選択CVD法によりコンタクト孔(13)内にアルミニウム膜(14)を埋め込み、シリコン基板(11)上の全面に200Å程度の以下の薄いアルミニウム膜(15)を形成し、薄いアルミニウム膜(15)を所望の配線パターンにパターニングし、その後選択CVD法によりこの薄いアルミニウム膜(15)上にアルミニウムを3000Å程度の膜厚に選択堆積することによりアルミニウム配線(17)を形成する。
請求項（抜粋）：
半導体基板上に形成された絶縁膜にコンタクト孔を形成する工程と、選択CVD法により前記コンタクト孔内に金属を埋め込む工程と、前記半導体基板上の全面に薄い金属膜を形成する工程と、前記薄い金属膜を配線パターンにパターニングする工程と、選択CVD法により前記薄い金属膜上に金属を選択堆積することにより、金属配線を形成する工程とを有することを特徴とした半導体装置の製造方法。
IPC (2件)：
H01L 21/3205
, H01L 21/90
