特許

J-GLOBAL ID：200903068292804295

入力回路

発明者： 戸野 寛子 ,  藤川 雅章
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-255041
公開番号（公開出願番号）：特開平6-104726
出願日： 1992年09月24日
公開日（公表日）： 1994年04月15日
要約：

【要約】【目的】本発明は異なる電源電圧を供給しても安定して動作し得る入力回路を提供することを目的とする。【構成】一導電型チャネルのトランジスタTr4と反対導電型チャネルのトランジスタTr5,Tr6のゲートに入力信号INが入力され、トランジスタTr4のソースにはVccが供給され、トランジスタTr4とVssとの間にトランジスタTr5,Tr6が直列に接続され、トランジスタTr4とトランジスタTr5の共通接続端から出力信号OUTが出力され、入力信号INをゲートに入力した一導電型チャネルのトランジスタTr15 の一端がトランジスタTr5,Tr6の共通接続端に接続され、トランジスタTr15 の他端とVccとの間にトランジスタTr14 が接続され、トランジスタTr14 のゲートにはVccが高レベルのときトランジスタTr14 がオンされ、Vccが低レベルのときトランジスタTr14 がオフされる検出信号HVが電源電圧検出回路11から出力される。

請求項（抜粋）：

一導電型チャネルの第一のMOSトランジスタ(Tr4)と反対導電型チャネルの第二、第三のMOSトランジスタ(Tr5,Tr6)のゲートに入力信号(IN)を入力し、前記第一のMOSトランジスタ(Tr4)のソースには第一の電源(Vcc)を供給し、前記第一のMOSトランジスタ(Tr4)と第二の電源(Vss)との間に前記第二、第三のMOSトランジスタ(Tr5,Tr6)を直列に接続し、前記第一のMOSトランジスタ(Tr4)と第二のMOSトランジスタ(Tr5)の共通接続端から出力信号(OUT)を出力し、前記入力信号(IN)をゲートに入力した一導電型チャネルの第四のMOSトランジスタ(Tr15)の一端を前記第二、第三のMOSトランジスタ(Tr5,Tr6)の共通接続端に接続し、前記第四のMOSトランジスタ(Tr15 )の他端と前記第一の電源(Vcc)との間に第五のMOSトランジスタ(Tr14 )を接続し、前記第五のMOSトランジスタ(Tr14 )のゲートには電源電圧検出回路(11)の出力信号を入力し、前記電源電圧検出回路(11)は前記第一の電源(Vcc)のレベルを判定し、前記第一の電源(Vcc)が高レベルのとき前記第五のトランジスタ(Tr14)をオンさせるとともに、前記第一の電源(Vcc)が低レベルのとき前記第五のトランジスタ(Tr14 )をオフさせる検出信号(HV)を出力することを特徴とする入力回路。

IPC (3件)：

H03K 19/0185 ,  G11C 11/417 ,  G11C 11/407

FI (3件)：

H03K 19/00 101 D ,  G11C 11/34 305 ,  G11C 11/34 354 F