特許

J-GLOBAL ID：200903068302968372

レイアウト設計を考慮したLSI論理設計支援システム

発明者： 谷下 久斗
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-279533
公開番号（公開出願番号）：特開平11-102385
出願日： 1997年09月26日
公開日（公表日）： 1999年04月13日
要約：

【要約】【課題】論理設計の設計単位である論理マクロから、レイアウト設計の設計単位である物理マクロへの変換作業を自動化することによって、大規模で高性能なLSIを効率よく設計可能とするLSI論理設計支援システムの提供。【解決手段】レジスタトランスファーレベルのハードウェア記述言語(「RTL言語」という)で記述された論理設計の単位である論理マクロを分割する場合、前記論理マクロの前記記述中に分割専用記述を付与し、前記分割専用記述を解析して前記論理マクロをレイアウト設計の単位となる物理マクロに自動的に分割する手段(図1の102)、分割された中間マクロについて統合を必要とするものを統合する手段(図1の105)と、マクロの入出力信号を自動的に定義する手段(図1の107)と、を備える。

請求項（抜粋）：

レジスタトランスファーレベルのハードウェア記述言語(「RTL言語」という)で記述された論理設計の単位である論理マクロを分割する場合、前記論理マクロの前記記述中に分割専用記述を付与し、前記分割専用記述を解析して前記論理マクロをレイアウト設計の単位となる物理マクロに自動的に分割および統合する手段と、前記分割及び統合された物理マクロの入出力信号を自動的に定義する手段と、を備え、レイアウト設計を考慮した論理設計を行うことを特徴とするLSI論理設計支援システム。

IPC (2件)：

G06F 17/50 ,  H01L 21/82

FI (2件)：

G06F 15/60 654 G ,  H01L 21/82 C