特許

J-GLOBAL ID：200903068306170960

半導体装置およびその製造方法

発明者： 山内 達也
出願人/特許権者： 旭化成マイクロシステム株式会社
代理人 (1件)： 森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-194678
公開番号（公開出願番号）：特開2001-023980
出願日： 1999年07月08日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】高抵抗のポリシリコンとコンタクトを取る際に、ポリシリコンへのプラズマダメージを防止するようにし、もって、そのポリシリコンの抵抗値のばらつきを抑えること。【解決手段】層間絶縁膜2は、シリコン酸化膜21と、絶縁塗布膜22と、シリコン酸化膜23Aとからなる。さらに、シリコン酸化膜23Aは、酸素OとシリコンSiのO/Si比が、1.4以上2.0未満となるようにした。このため、層間絶縁膜2をエッチングして高抵抗のポリシリコン層1とコンタクトを取る際に、シリコン酸化膜21、23Aは、水素原子を結合して安定化する終端化効果が小さい。従って、水素原子の多くがポリシリコン層1に供給されてシリコンのダングリングボンドを終端化するので、ポリシリコン層1のリーク電流を減少させて略一定にでき、ポリシリコン層1の抵抗値のばらつきを抑える。

請求項（抜粋）：

抵抗としてのポリシリコン上に層間絶縁膜を有する半導体装置であって、前記層間絶縁膜は、プラズマCVDによる第1のシリコン酸化膜と、絶縁塗布膜と、プラズマCVDによる第2のシリコン酸化膜とを有し、前記第2のシリコン酸化膜は、酸素OとシリコンSiのO/Si比が1.4以上2.0未満であることを特徴とする半導体装置。

IPC (4件)：

H01L 21/316 ,  H01L 21/31 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 21/316 M ,  H01L 21/31 C ,  H01L 27/04 P

Fターム (23件)：

5F038AR09 ,  5F038EZ14 ,  5F038EZ20 ,  5F045AA08 ,  5F045AB32 ,  5F045AC01 ,  5F045AC11 ,  5F045AF03 ,  5F045BB14 ,  5F045BB16 ,  5F045CB05 ,  5F045DC52 ,  5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BD07 ,  5F058BF07 ,  5F058BF23 ,  5F058BF25 ,  5F058BF29 ,  5F058BF46 ,  5F058BJ01 ,  5F058BJ02