特許
J-GLOBAL ID：200903068316581705

高阻止電圧用で順方向損失の少ない、特に電流を開閉する電子デバイス

発明者：
ミットレーナー、ハインツ

ミットレーナー、ハインツ について

, 
シュトイジーク、ミヒャエル

シュトイジーク、ミヒャエル について


出願人/特許権者：
シーメンス アクチエンゲゼルシヤフト

シーメンス アクチエンゲゼルシヤフト について


代理人 (1件)： 山口 巖
公報種別：公表公報
出願番号（国際出願番号）：特願平9-532164
公開番号（公開出願番号）：特表2000-506313
出願日： 1997年02月27日
公開日（公表日）： 2000年05月23日
要約：
【要約】高阻止電圧用で順方向損失の少ない、特に電流を開閉する電子デバイスにおいて、2つの端子(2、3)の間において、2つの半導体領域(6、8)の間に少なくとも106V/cmのブレークダウン電界強度を持つ半導体から形成されているpn接合(7)が接続されている。両半導体領域の1つにはpn接合に接してチャネル領域(9)が設けられ、この領域は両端間においてシリコンデバイス(4)と直列に接続されている。pn接合の空乏層(70)はシリコンデバイスの阻止状態において阻止電圧を負担する。特にシリコンデバイスとしてMOSFETが使用される。
請求項（抜粋）：
a)動作電圧(U)を印加するための2つの電気端子(2、3)と、b)シリコンデバイス(4)と、c)所定の導電型の第一の半導体領域(6)とこれと反対の導電型の少なくとも1つの他の半導体領域(8)とを持つ半導体デバイス(5)とを備え、これらの半導体領域がそれぞれ少なくとも106V/cmのブレークダウン電界強度を持つ半導体で形成されている、特に電流を開閉するための電子デバイスにおいて、d)互いに反対の導電型を持つ半導体領域(6、8)の間にそれぞれ1つのpn接合(7)が形成され、e)第一の半導体領域(6)は少なくとも1つのチャネル領域(9)を備え、このチャネル領域は少なくとも1つのpn接合(7)に接しかつ両端子(2、3)の間においてシリコンデバイス(4)と電気的に直列に接続され、f)シリコンデバイス(4)は所定の極性の動作電圧において導通状態或いは阻止状態であり、g)半導体デバイス(5)の少なくとも1つのpn接合(7)が電気的に両端子(2、3)の間に所定の動作電圧に対して阻止方向に接続され、h)少なくとも1つのpn接合(7)の空乏層(70)がシリコンデバイス(4)のデバイス状態において半導体デバイス(5)の少なくとも1つのチャネル領域(9)を狭めるか覆いかくすようにした電子デバイス。
IPC (3件)：
H01L 29/78 ,  H01L 29/866 ,  H01L 27/00 301
FI (7件)：
H01L 29/78 652 Z ,  H01L 27/00 301 B ,  H01L 29/90 D ,  H01L 29/78 652 T ,  H01L 29/78 655 ,  H01L 29/78 652 Q ,  H01L 29/78 656 A
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM