特許

J-GLOBAL ID：200903068319508014

半導体装置の製造方法

発明者： 吉越 俊一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平6-112865
公開番号（公開出願番号）：特開平7-321102
出願日： 1994年05月26日
公開日（公表日）： 1995年12月08日
要約：

【要約】【目的】 素子分離にLOCOS法等の選択酸化法を用いる際に、電子捕獲準位が少ない、信頼性の高い絶縁膜(MOS型トランジスタのゲート絶縁膜、MOSキャパシタの絶縁膜)を提供する技術を得る。【構成】 水分含有量が少ない雰囲気もしくは水分含有量が極めて少ない雰囲気で処理を行う素子分離領域形成工程Iを行い、LOCOS領域等を形成し、かつ、水分含有量が極めて少ない酸化性雰囲気での酸化工程IIを行い、ゲート酸化膜等を形成する。

請求項（抜粋）：

絶縁性酸化薄膜を素子の構成要素として少なくとも備えるとともに、選択酸化法により形成される素子分離領域を有する半導体装置の製造方法において、水分含有量が少ない雰囲気もしくは水分量が極めて少ない雰囲気で処理することにより前記素子分離領域を形成し、かつ、前記絶縁性酸化薄膜を水分含有量が極めて少ない酸化性雰囲気で処理することにより形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/316 ,  H01L 21/76 ,  H01L 29/78

FI (3件)：

H01L 21/94 A ,  H01L 21/76 M ,  H01L 29/78 301 G