特許
J-GLOBAL ID：200903068319713971
記憶制御システム及び方法
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
上村 輝之
, 宮川 長夫
, 中村 猛
公報種別：公開公報
出願番号（国際出願番号）：特願2004-061934
公開番号（公開出願番号）：特開2005-250938
出願日： 2004年03月05日
公開日（公表日）： 2005年09月15日
要約：
【課題】 旧型の記憶制御システムを有効に利用することができる記憶制御システム及び方法を提供する。【解決手段】 第1の記憶制御システムが、LANCN1に接続されたCHN21Aを備える。CHN21Aは、NASプロセッサ506及びI/Oプロセッサ504を備える。I/Oプロセッサ504は、ブロックレベルのデータが第1の記憶制御システムと第2の記憶制御システムのどちらに格納されるべきものであるかを表すI/O振分け制御データ820に基づいて、ブロックレベルのデータの全部又は一部を、第1の記憶制御システムと第2の記憶制御システムのどちらに格納するのかの判断を行う。I/Oプロセッサ504が、その判断の結果に基づいて、NASプロセッサ506からのブロックレベルのデータを、DKA22と、第2の記憶制御システムに接続されたCHF21Bとの少なくとも一方へ転送する。【選択図】図2
請求項（抜粋）：
記憶デバイスへのデータの格納を制御する記憶制御システムにおいて、
データを格納する複数の記憶デバイスと、
受信したデータを前記複数の記憶デバイスに格納することを制御する記憶デバイス制御部と、
前記記憶デバイス制御部に接続される接続部と、
前記記憶制御システムの外部のローカルエリアネットワーク及びストレージネットワークの少なくとも一方と、前記接続部とに接続される第一のチャネル制御部と、
前記第一のチャネル制御部から前記接続部を経由して送られたデータを、前記ストレージネットワークと同一の又は別のストレージネットワークを介して外部の記憶制御システムに転送する第二のチャネル制御部と、
前記第一のチャネル制御部、前記第二のチャネル制御部及び前記記憶デバイス制御部によってやり取りされる第一の制御情報が格納される共有メモリと、
前記第一のチャネル制御部又は前記第二のチャネル制御部と前記記憶デバイス制御部との間でやり取りされるデータを一時的に保存するキャッシュメモリと
を備え、
前記第一のチャネル制御部は、前記ローカルエリアネットワークを介して受けたファイルレベルのデータをブロックレベルのデータに変換する第一のプロセッサから前記ブロックレベルのデータを受信する第二のプロセッサを有し、
前記第一のプロセッサ及び前記第二のプロセッサの少なくとも一方が、前記データが前記記憶制御システムと前記外部の記憶制御システムのどちらに格納されるべきものであるかを表す第二の制御情報に基づいて、前記ブロックレベルのデータの全部又は一部を、前記記憶制御システムと前記外部の記憶制御システムのどちらに格納するのかの判断を行い、
前記第二のプロセッサが、前記判断の結果に基づいて、前記第一のプロセッサから受けた前記ブロックレベルのデータを、前記記憶デバイス制御部及び前記第二のチャネル制御部の少なくとも一方へ転送する、
記憶制御システム。
IPC (1件)：
FI (2件)：
G06F3/06 301Z
, G06F3/06 301K
5B065BA01
, 5B065BA06
, 5B065CC02
, 5B065CC03
, 5B065CC08
, 5B065ZA02
, 5B065ZA19
