特許
J-GLOBAL ID：200903068321942350

半導体装置の製造方法

発明者：
大沼 範洋

大沼 範洋 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-299956
公開番号（公開出願番号）：特開平9-148429
出願日： 1995年11月17日
公開日（公表日）： 1997年06月06日
要約：
【要約】【課題】 Si系材料膜よりなる下層配線上でSiOx系材料膜のドライエッチングを行う際の下地ダメージを十分に除去し、この下層配線と後工程で形成される上層配線との間のコンタクト抵抗を下げる。【解決手段】 SiOx層間絶縁膜をフルオロカーボン系ガスを用いてエッチングし、その下層のポリシリコン配線パターンに臨むビアホールを開口した後、該ビアホールの底に形成されたポリシリコンのダメージ層と炭素系ポリマーを主体とする堆積物層とを、40〜60%の流量比でCF4 を含むCF4 /O2 混合ガスを用いたケミカル・ドライエッチングで除去する。この条件によれば、ポリシリコンを過剰に侵食せずにダメージ層を十分に除去できるので、後工程においてサブオキサイド(SiリッチなSiOx)の成長を抑制し、低抵抗コンタクトを形成することができる。
請求項（抜粋）：
酸化シリコン系材料膜をその下層側のシリコン系材料層に対して選択性を確保しながらドライエッチングする工程と、前記ドライエッチングにより前記シリコン系材料層の露出面に形成されたダメージ層を、40〜60%の流量比でCF4 を含むCF4 /O2 混合ガスを用いたケミカル・ドライエッチングにより除去する工程とを有する半導体装置の製造方法。
IPC (2件)：
H01L 21/768 ,  H01L 21/3065
FI (2件)：
H01L 21/90 B ,  H01L 21/302 N
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM