特許
J-GLOBAL ID：200903068323132959
多重化方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平6-152514
公開番号（公開出願番号）：特開平8-018695
出願日： 1994年07月05日
公開日（公表日）： 1996年01月19日
要約：
【要約】【目的】 通信コストを削減する。【構成】 S/P変換器31に入力された56kbit/sのデータS30aを56KHz のクロック信号S30bでサンプリングし、7データをパラレルデータS31として出力端子P31-1〜P31-7にそれぞれ出力する。S/P変換器32に入力された8Kbit/s のデータS30dは8KHzのクロック信号S30dでサンプリングして、そのサンプリングしたデータをパラレルデータS32として出力端子P32に出力する。パラレルデータS31、及びデータS32は、P/S変換器34の入力端子P34-1〜34-8に8ビットのパラレルデータとして入力される。入力された8ビットのデータを、8KHz LOAD 信号S30eに同期してラッチし、64KHZ のクロック信号S30fのタイミングでパラレルシリアル変換し、BチャネルのデータS34として出力する。
請求項（抜粋）：
ISDNまたは高速ディジタル回線のBチャネル64kbit/sへの多重化方法において、56kbit/s、または48kbit/sの1つのチャネルの中速データと4.8kbit/s 、2.4kbit/s 、1.2kbit/s 、または9.6kbit/s の1つまたは2つのチャネルの低速データを入力し、前記低速データについては中間速度データに変換する速度整合処理と、前記中速データの7 または6 ビットのデータ及び中間速度データの1 または2ビットのデータをパラレルデータに変換するパラレル変換処理と、前記パラレルデータを64kbit/sのシリアルデータに変換し前記Bチャネルに伝送するパラレルシリアル変換処理とを、順に施すことを特徴とする多重化方法。
IPC (2件)：
引用特許：
前のページに戻る
