特許

J-GLOBAL ID：200903068402237499

半導体装置

発明者： 水野 恒生
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平4-261949
公開番号（公開出願番号）：特開平6-112229
出願日： 1992年09月30日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】 SiO2 膜ゲート開口型FETにおいて、ゲート開口のドライエッチングによるn層GaAsチャネル層へのプラズマダメージを低減して特性の向上に寄与する。【構成】 n-GaAs層4上部にTi6を付着してSiO2 膜層のゲート開口の際のダメージストッパー膜とすると同時に、Pt/Au蒸着膜7をマスクにエッチングによりゲートメタルとして形成し、上部にPt/Auスパッタ膜8、Auメッキ9を付着してゲート電極を形成している。これにより、ゲート開口時のプラズマダメージからn-GaAs層を保護し、キャリアの減少及び不要な表面準位の発生を防ぎ、特性の向上に寄与し、さらにエッチングによりTi6を加工するためのゲート長を容易に短くすることができ、歩留の向上にも寄与する。

請求項（抜粋）：

ゲート開口型電界効果トランジスタであって、該トランジスタのゲート電極は、ゲート開口のドライエッチング・プラズマダメージを防止するストッパー膜、及びストッパー膜を加工するマスク膜とにより構成されたものであることを特徴とする半導体装置。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/302

引用特許：

審査官引用 (3件)

• 特開昭64-000771
  
• 特開昭60-123026
  
• 特開昭50-153574