特許
J-GLOBAL ID：200903068416649013
バッファ回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-063992
公開番号（公開出願番号）：特開2000-261303
出願日： 1999年03月10日
公開日（公表日）： 2000年09月22日
要約：
【要約】【課題】 トランジスタのオン、オフ切り換え時の貫通電流の発生及びノイズの発生を無くすこと。【解決手段】 ノード19のローからハイレベルの変化時、トランジスタ11により当初ノード20を完全にGNDレベルにしないため、Pチャネルトランジスタ17を半オンさせ、ノード24を徐々にGNDレベル近傍に下げ、その後Nチャネルトランジスタ15がオンになってノード20を完全なGNDレベルとしてPチャネルトランジスタ17を完全にオンにする。ノード19がハイからローへの変化時、トランジスタ12により当初ノード23を完全にVDDレベルにしないため、Nチャネルトランジスタ18を半オンさせ、ノード24を徐々にVDDレベル近傍に上げ、その後Pチャネルトランジスタ16がオンになってノード23を完全なVDDレベルとし、Nチャネルトランジスタ18を完全にオンにする。上記動作によりメインバッファが急激にオン状態に移行することを防いでいる。
請求項（抜粋）：
PチャネルトランジスタAとNチャネルトランジスタBをプッシュプル接続し、共通接続したドレインから出力信号を出力するメインバッファと、入力信号がローレベルからハイレベルに変化した時、前記PチャネルトランジスタAのゲートを基準レベルより高いレベルとして、このPチャネルトランジスタAを非飽和状態で半オンさせ、且つ入力信号がハイレベルからローレベルに変化した時、前記PチャネルトランジスタAを直ちにオフさせる第1のプリバッファと、前記PチャネルトランジスタAが半オンした後、前記PチャネルトランジスタAのゲートを前記基準レベルに下降させる第1の補助ドライブと、入力信号がハイレベルからローレベルに変化した時、前記NチャネルトランジスタBのゲートを所定電圧レベルより低いレベルとして、このNチャネルトランジスタBを非飽和状態で半オンさせ、且つ入力信号がローレベルからハイレベルに変化した時、前記NチャネルトランジスタBを直ちにオフさせる第2のプリバッファと、前記NチャネルトランジスタBが半オンした後、前記NチャネルトランジスタBのゲートを前記所定電圧レベルに上昇させる第2の補助ドライブと、を具備することを特徴とするバッファ回路。
Fターム (11件)：
5J056AA00
, 5J056BB19
, 5J056BB24
, 5J056BB25
, 5J056CC00
, 5J056DD13
, 5J056DD29
, 5J056EE07
, 5J056EE11
, 5J056FF08
, 5J056KK03
