特許
J-GLOBAL ID:200903068417287999

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 日向寺 雅彦
公報種別:公開公報
出願番号(国際出願番号):特願2006-000051
公開番号(公開出願番号):特開2007-184316
出願日: 2006年01月04日
公開日(公表日): 2007年07月19日
要約:
【課題】応力歪が低減された半導体装置を提供する。【解決手段】第1及び第2の主面を有する半導体層と、前記半導体層の前記第1の主面に設けられた第1電極と、前記半導体層の前記第2の主面において第1の方向に延在する凹部と、少なくとも前記凹部の内壁を被覆する補強層と、を備えたことを特徴とする半導体装置が提供される。【選択図】図1
請求項(抜粋):
第1及び第2の主面を有する半導体層と、 前記半導体層の前記第1の主面に設けられた第1電極と、 前記半導体層の前記第2の主面において第1の方向に延在する凹部と、 少なくとも前記凹部の内壁を被覆する補強層と、 を備えたことを特徴とする半導体装置。
IPC (2件):
H01S 5/22 ,  H01L 21/28
FI (2件):
H01S5/22 ,  H01L21/28 301B
Fターム (21件):
4M104AA04 ,  4M104AA05 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB14 ,  4M104BB15 ,  4M104BB16 ,  4M104CC01 ,  4M104DD34 ,  4M104DD37 ,  4M104FF13 ,  4M104GG04 ,  4M104GG12 ,  5F173AA08 ,  5F173AH08 ,  5F173AK04 ,  5F173AP05 ,  5F173AP33 ,  5F173AR93 ,  5F173AR99
引用特許:
出願人引用 (1件)

前のページに戻る