特許
J-GLOBAL ID：200903068431874694
不揮発性半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-292723
公開番号（公開出願番号）：特開平7-078486
出願日： 1993年10月28日
公開日（公表日）： 1995年03月20日
要約：
【要約】【目的】 不揮発性半導体装置、特にフラッシュ(一括消去型)EEPROMにおいて、過剰消去されたメモリートランジスタがあっても誤った読み出し動作が生ずるのを防止すること。【構成】 メモリートランジスタ1のデータ読み出し動作時には、ワードラインWL2がGNDレベルであるためNチャネルトランジスタ6がオフ状態となり、また、Pチャネルトランジスタ7、8もオフ状態となる。従って、例えばメモリートランジスタ3が過剰消去されても、メモリートランジスタ3のドレイン電流がビットラインBL1からソース電源に流れるのを防止でき、誤った読み出し動作を防止できる。このように本発明によれば、過剰消去されたメモリートランジスタが存在し、それが非選択状態であっても、ビットラインからの電流が流れないため誤った読み出し動作を防止できる。これにより、過剰消去を防ぐためのベリファイ動作手段等を設ける必要がなくなる。
請求項（抜粋）：
フローティングゲート電極と、コントロールゲート電極と、ソース領域と、ドレイン領域とを備え、前記フローティングゲート電極に対する電子の注入・放出動作によりデータの書き込み動作、消去動作を行うメモリートランジスタをマトリクス状に配列し、前記メモリートランジスタのドレイン領域がビットラインに、ソース領域がソースラインに、コントロールゲート電極がワードラインに各々接続される不揮発性半導体装置において、前記ソースラインに少なくとも書き込み・読み出し動作に必要なソース電源を供給する第一の共通ソースラインと、前記ソースラインに少なくとも消去動作に必要なソース電源を供給する第二の共通ソースラインと、同一のワードラインにコントロールゲート電極が接続された単数あるいは複数のメモリートランジスタのソース領域に接続されるソースラインと前記第一の共通ソースラインとの間に設けられ、そのゲート電極が前記ワードラインに接続されたNチャネルトランジスタと、前記ソースラインと前記第二の共通ソースラインとの間に設けられ、所定の制御信号により開閉されるスイッチ素子とを含み、前記スイッチ素子はPチャネルトランジスタであり、このPチャネルトランジスタのゲート電極には前記制御信号として消去信号が入力され、この消去信号によりスイッチ素子であるPチャネルトランジスタが開閉されることを特徴とする不揮発性半導体装置。
IPC (2件)：
G11C 16/06
, H01L 27/10 421
G11C 17/00 530
, G11C 17/00 530 B
