特許

J-GLOBAL ID：200903068454620843

メモリ制御装置

発明者： 宮内 和夫
出願人/特許権者： 株式会社テック
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-169842
公開番号（公開出願番号）：特開平11-015643
出願日： 1997年06月26日
公開日（公表日）： 1999年01月22日
要約：

【要約】【課題】 必要なメモリ領域のみにインストールでき、すべてのメモリ領域へインストールすることを不要とする。【解決手段】 フラッシュROMを複数のメモリブロックに分割し、各メモリブロックごとにバージョン情報等の確認情報を記憶する確認情報書込みエリアを設け、フラッシュROMにプログラムをインストールする際には、各メモリブロックの確認情報書込みエリアの確認情報に基づいてインストールが必要なメモリブロックのみを選択し、選択したメモリブロックのみへメモリブロック単位で所定データをインストールするとともに、そのメモリブロックへのインストールが成功したことを認識可能な情報をそのメモリブロックの確認情報書込みエリアに格納する。

請求項（抜粋）：

電気的に消去でき、書込み可能なメモリにプログラムやシステム設定値等の所定データをインストールするメモリ制御装置において、前記メモリを複数のメモリブロックに分割し、各メモリブロックごとにインストールに関する確認情報を記憶する確認情報書込みエリアを設け、前記メモリに所定データをインストールする際には、各メモリブロックの確認情報書込みエリアの確認情報に基づいてインストールが必要なメモリブロックのみを選択し、選択したメモリブロックのみへメモリブロック単位で所定データをインストールするとともに、そのメモリブロックへのインストールが成功したことを認識可能な情報をそのメモリブロックの確認情報書込みエリアに格納することを特徴とするメモリ制御装置。

IPC (4件)：

G06F 9/06 410 ,  G06F 9/445 ,  G06F 12/16 340 ,  G11C 16/02

FI (5件)：

G06F 9/06 410 B ,  G06F 12/16 340 M ,  G06F 9/06 420 U ,  G06F 9/06 420 V ,  G11C 17/00 611 G