特許

J-GLOBAL ID：200903068456752925

半導体装置の製造方法

発明者： 唐川 勝行 ,  長嶋 隆 ,  大平 請一郎
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-217476
公開番号（公開出願番号）：特開平9-064031
出願日： 1995年08月25日
公開日（公表日）： 1997年03月07日
要約：

【要約】【課題】 凹凸を有する絶縁表面上に、安定して良好なO3 -TEOS-NSG膜を堆積する技術を提供する。【解決手段】 表面に凹凸のパターンを有する半導体基板の上に、コンフォーマルに絶縁膜を堆積する工程と、前記絶縁膜表面の帯電量を緩和する工程と、帯電量を緩和された前記絶縁膜の表面上に、少なくともオゾンとテトラエトキシシランを含むガスを供給して化学気相成長法により酸化シリコン膜を形成する工程とを含む。

請求項（抜粋）：

表面に凹凸のパターンを有する半導体基板の上に、コンフォーマルに絶縁膜を堆積する工程と、前記絶縁膜表面の帯電量を緩和する工程と、帯電量を緩和された前記絶縁膜の表面上に、少なくともオゾンとテトラエトキシシランを含むガスを供給して化学気相成長法により酸化シリコン膜を形成する工程とを含む半導体装置の製造方法。

IPC (6件)：

H01L 21/316 ,  H01L 21/205 ,  H01L 21/31 ,  H01L 21/3205 ,  H01L 21/768 ,  C23C 16/02

FI (6件)：

H01L 21/316 X ,  H01L 21/205 ,  H01L 21/31 C ,  C23C 16/02 ,  H01L 21/88 K ,  H01L 21/90 K