特許

J-GLOBAL ID：200903068469993956

薄膜トランジスタ

発明者： 徳永 博之
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 近島 一夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-254905
公開番号（公開出願番号）：特開2001-077372
出願日： 1999年09月08日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】 簡単な構造でリーク電流を低減することができるトップゲートスタガー型の薄膜トランジスタ(TFT)を提供する。【解決手段】 基板101上に配置されたソース電極102及びドレイン電極103の上に半導体層100、絶縁層106,106A及びゲート電極107を順に形成すると共に、半導体層100を、アモルフアスシリコン層104と、アモルフアスシリコン層104の上に配された多結晶シリコン層105とから成る積層構造とする。さらに、アモルフアスシリコン層104の層厚を、多結晶シリコン層105に対し規定された厚みとする。

請求項（抜粋）：

基板上にソース電極及びドレイン電極が配置され、更に前記電極上に半導体層、絶縁層及びゲート電極が順に形成されているトップゲートスタガー型の薄膜トランジスタであって、前記半導体層を、アモルフアスシリコン層と、該アモルフアスシリコン層の上に配された多結晶シリコン層とから成る積層構造としたことを特徴とする薄膜トランジスタ。

IPC (2件)：

H01L 29/786 ,  G02F 1/1365

FI (3件)：

H01L 29/78 618 E ,  G02F 1/136 500 ,  H01L 29/78 618 F

Fターム (29件)：

2H092HA28 ,  2H092JA25 ,  2H092KA04 ,  2H092KA05 ,  2H092MA07 ,  2H092MA13 ,  2H092MA29 ,  2H092MA30 ,  2H092NA25 ,  2H092NA26 ,  2H092PA01 ,  5F110AA05 ,  5F110AA06 ,  5F110CC05 ,  5F110DD02 ,  5F110DD03 ,  5F110EE03 ,  5F110EE04 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG19 ,  5F110GG24 ,  5F110GG44 ,  5F110QQ05