特許
J-GLOBAL ID：200903068471591547
電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器
発明者：
出願人/特許権者：
代理人 (3件)：
井上 一
, 布施 行夫
, 大渕 美千栄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-068281
公開番号（公開出願番号）：特開2004-281540
出願日： 2003年03月13日
公開日（公表日）： 2004年10月07日
要約：
【課題】本発明の目的は、基板に対する耐熱性の要求を減らし、半導体チップのストレスの発生を減らし、工程順序に柔軟性を持たせることにある。【解決手段】基板20に形成された配線パターン22に、ろう材によって外部端子36を形成する。その後、電極14を有するチップ部品10を基板20に搭載する。ろう材の融点よりも低い温度で、電極14と配線パターン22とを電気的に接続する配線34を形成すること、を含む。【選択図】 図3
請求項（抜粋）：
基板に形成された配線パターンに、外部端子を形成すること、及び、その後、
電極を有するチップ部品を前記基板に搭載し、前記外部端子の融点よりも低い温度で、前記電極と前記配線パターンとを電気的に接続する配線を形成すること、
を含む電子装置の製造方法。
IPC (2件)：
FI (2件)：
H01L23/12 501P
, H01L23/14 Z
