特許

J-GLOBAL ID：200903068477015157

入力保護回路を有する半導体装置およびその製造方法

発明者： 榊原 純 ,  浅井 昭喜 ,  塩谷 武司
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 伊藤 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平6-253913
公開番号（公開出願番号）：特開平8-125030
出願日： 1994年10月19日
公開日（公表日）： 1996年05月17日
要約：

【要約】【目的】 保護用半導体素子におけるPN接合の局所的破壊を防止し、保護素子として静電破壊耐性の低下を回避する。【構成】 インバータを構成するPMOS14a、NMOS14bに対する入力保護用の保護NMOS13において、PN接合が形成される部分(3b)を非晶質とする。

請求項（抜粋）：

入力信号に応じて作動する半導体素子からなる半導体回路と、前記入力信号が過電圧状態になった時に前記半導体回路を保護する保護用半導体素子を有する入力保護回路とを備えた半導体装置において、前記保護用半導体素子は、PN接合を有して構成されており、さらに少なくとも前記PN接合が形成されている部分が非晶質であることを特徴とする入力保護回路を有する半導体装置。

IPC (7件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/08 331 ,  H01L 29/78 ,  H01L 29/786

FI (4件)：

H01L 27/08 321 H ,  H01L 27/04 H ,  H01L 29/78 301 K ,  H01L 29/78 623 Z