負荷制御装置及び負荷制御方法

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：大塚康徳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-168796
公開番号（公開出願番号）：特開2000-357104
出願日： 1999年06月15日
公開日（公表日）： 2000年12月26日
要約：

【要約】【課題】 FGPA等のプログラムの書き込みが可能なデバイスを用いた負荷制御装置又は負荷制御方法において、FPGAの出力が正常に確定してから負荷制御動作を開始することを可能とすることにより、装置に不具合を起こすことのない負荷制御装置又は負荷制御方法を提供すること。【解決手段】電源投入後、CPUの起動時にカウントを開始するカウンタを設け、FPGAがプログラムロードを終了するのに必要な時間を計測する。カウンタが所定値に達したら、CPUからFPGAへリセット信号を出力し、FPGAのポート出力を確定させる。FPGAは出力が確定するとスタンバイ信号をCPUへ出力し、CPUはこのスタンバイ信号の受信によりFPGAの正常起動を確認することができる。

請求項（抜粋）：

接続された負荷の制御を、プログラムの書き込みが可能なデバイスを用いて行う負荷制御装置であって、負荷制御装置全体の制御を行う制御手段と、電源投入に応答して、前記制御手段をリセットする第1のリセット信号を出力する第1のリセット信号発生手段と、前記第1のリセット信号の発生から所定時間後に前記プログラムの書き込みが可能なデバイスをリセットする第2のリセット信号を出力する第2のリセット信号発生手段とを有し、前記デバイスが前記第2のリセット信号を受信し、その出力信号が確定するとその旨を示すスタンバイ信号を発生することを特徴とする負荷制御装置。

IPC (4件)：

G06F 11/00 350 , B41J 29/38 , G03G 21/00 370 , G06F 1/26

FI (4件)：

G06F 11/00 350 M , B41J 29/38 D , G03G 21/00 370 , G06F 1/00 334 A

Fターム (18件)：

2C061AP04 , 2C061HJ07 , 2C061HK19 , 2C061HN21 , 2C061HV32 , 2C061HX10 , 2H027EJ11 , 2H027EJ18 , 2H027GA47 , 5B011EA08 , 5B011EA09 , 5B011EB08 , 5B011HH02 , 5B011MA05 , 5B011MB15 , 9A001HH34 , 9A001JJ35 , 9A001KK31

前のページに戻る