特許

J-GLOBAL ID：200903068486902905

TFTアレイ基板とその製法

発明者： 鵜飼 育弘 ,  湯川 禎三 ,  新庄 正路
出願人/特許権者： ホシデン株式会社
代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-321566
公開番号（公開出願番号）：特開平10-163463
出願日： 1996年12月02日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 ホトリソグラフィ技術を用いたエッチング工程数を縮減する。【解決手段】 ガラス基板1上にソース電極S、ソースバス、ドレイン電極D、蓄積容量電極CSが共通の金属材料で形成される。ソース電極Sとドレイン電極Dの近傍にa-Siより成る半導体層3及びn+ a-Siより成るオーミックコンタクト層3′が形成される。絶縁膜4上にゲート電極G、ゲートバス及び第1チャージコレクタ6が共通の金属材料により形成される。ゲート電極G、ゲートバス及び第1チャージコレクタ6(第1チャージコレクタの中央部を除く)上を覆うように、感光性絶縁膜7が一面に形成され、その絶縁膜7及び第1チャージコレクタ上に第2チャージコレクタ8がITOにより形成される。第1チャージコレクタ6は絶縁膜4に形成されたコンタクトホール5を通じてドレイン電極Dに接続される。

請求項（抜粋）：

ガラス基板上にソース電極、ソースバス、ドレイン電極及び蓄積容量電極が共通の金属材料により形成され、前記ソース電極とドレイン電極の間の領域及びその領域の近傍にa-Siより成る半導体層が形成され、その半導体層のソース電極及びドレイン電極との界面に、n+ a-Siより成るオーミックコンタクト層が形成され、前記半導体層、ソース電極、ソースバス、ドレイン電極及び蓄積容量電極を覆うように一面に絶縁膜(4)が形成され、その絶縁膜上にゲート電極、ゲートバス及び第1チャージコレクタが共通の金属材料により形成され、前記ゲート電極、ゲートバス及び第1チャージコレクタ(しかし第1チャージコレクタの中央部を除く)上を覆うように、絶縁膜が一面に形成され、その絶縁膜及び第1チャージコレクタ上に第2チャージコレクタがITOにより形成され、前記第1チャージコレクタは前記絶縁膜(4)に形成されたコンタクトホールを通じて前記ドレイン電極に接続されていることを特徴とするTFTアレイ基板。

IPC (8件)：

H01L 27/14 ,  G01T 1/24 ,  G02F 1/136 500 ,  H01L 27/12 ,  H01L 27/146 ,  H01L 29/786 ,  H01L 21/336 ,  H01L 31/09

FI (7件)：

H01L 27/14 K ,  G01T 1/24 ,  G02F 1/136 500 ,  H01L 27/12 A ,  H01L 27/14 C ,  H01L 29/78 612 Z ,  H01L 31/00 A