特許
J-GLOBAL ID：200903068492601488
ドライブ回路およびデコード回路
発明者：
出願人/特許権者：
代理人 (1件)：
岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願2001-176973
公開番号（公開出願番号）：特開2002-368603
出願日： 2001年06月12日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 入力信号の論理が確定する過程でぱたつく信号や、論理が確定しているにもかかわらず、確定論理とは異なった論理のパルス状のノイズ信号が混入してしまったノイズ信号を、出力端子の先に繋がっている信号線に伝播させず、消費電力の削減およびノイズの伝播防止を実現できるドライブ回路を提供する。【解決手段】 遅延回路101とデータ一時記憶装置102とクロック信号発生装置103とを備え、ドライブ回路入力端子104からの入力信号と遅延回路101での遅延信号とデータ一時記憶装置の出力の反転論理信号の全ての論理が一致したときに、クロック信号発生装置103は“0”を出力し、データ一時記憶装置が書き込み状態になる。このため、遅延回路101の遅延時間より短いパルス状の信号が入力された場合でも、ドライブ回路出力端子105からはパルスが出力されない。
請求項（抜粋）：
ドライブ回路入力端子の信号を遅延する遅延手段と、前記ドライブ回路入力端子の信号と前記遅延手段の出力端子の信号のうちのいずれか一方をデータ入力端子に入力し、クロック入力端子に入力されるクロック信号に同期して前記データ入力端子からのデータをラッチするとともにドライブ回路出力端子に出力するデータ一時記憶手段と、前記ドライブ回路入力端子の信号と前記遅延手段の出力端子の信号と前記データ一時記憶手段が前記ドライブ回路出力端子に出力する信号の反転信号とを入力してこれら3つの信号が同一論理のときにのみ、前記データ一時記憶手段のクロック入力端子に与えるクロック信号を書き込みアクティブにするクロック信号発生手段とを備えていることを特徴とするドライブ回路。
Fターム (12件)：
5J056AA05
, 5J056BB02
, 5J056BB17
, 5J056BB33
, 5J056BB51
, 5J056CC00
, 5J056CC05
, 5J056CC14
, 5J056DD13
, 5J056DD29
, 5J056FF08
, 5J056KK01
