メモリ管理装置

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴木誠
公報種別：公開公報
出願番号（国際出願番号）：特願平4-020476
公開番号（公開出願番号）：特開平5-189299
出願日： 1992年01月09日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】複数のメモリブロックからなるメモリプールの捕捉解放処理の高速化を図る。【構成】メモリシステム26は基本単位サイズに区分された複数のメモリブロック1〜nを収容している。CAMセル19は複数のCAMセル20-1〜20-kからなり、各CAMセルは状態記憶部21と比較器22で構成される。一つのCAMセル20-iはn/k個(nはメモリブロック数、kはCAMセル数)のメモリブロックに対応し、状態記憶部21-iは自分が受持つメモリブロックの空塞状態を記憶する。比較レジスタ17は検索対象データを記憶する。各CAMセルま比較器22は並列に動作し、比較レジスタ17と当該状態記憶部21の値を比較する。アドレス生成回路23は、検索条件を満足するCAMセルのアドレス(空きメモリブロックアドレス)を生成する。

請求項（抜粋）：

メモリを複数のブロックに分割し、各メモリブロックに対応して空き/塞がりを記憶する複数の空塞記憶手段と、各空塞記憶手段を並列検索して空きメモリブロックに対応する空塞記憶手段を選択する制御手段と、該選択した空塞記憶手段に対応するメモリブロックのアドレスを生成するアドレス生成手段とを有することを特徴とするメモリ管理装置。

前のページに戻る