特許
J-GLOBAL ID:200903068518427759
階層電源ノイズ監視システムおよびノイズ・アナライザ・ユニット
発明者:
,
,
,
出願人/特許権者:
代理人 (3件):
坂口 博
, 市位 嘉宏
, 上野 剛史
公報種別:公開公報
出願番号(国際出願番号):特願2003-413983
公開番号(公開出願番号):特開2004-212387
出願日: 2003年12月11日
公開日(公表日): 2004年07月29日
要約:
【課題】VLSI回路のための階層電源ノイズ監視デバイスおよびシステムを提供する。【解決手段】ノイズ監視デバイスをオンチップに製造してチップ上のノイズを測定する。ノイズ監視システムは、チップ中に効果的に分散された複数のオンチップ・ノイズ監視デバイスを含む。ノイズ分析アルゴリズムはノイズ監視デバイスから収集されたノイズ・データに基づいてノイズ特性を分析し、階層ノイズ監視システムは、それぞれのコアのノイズをチップ上のシステムへマップする。【選択図】図13
請求項(抜粋):
チップ上のVLSI回路のための階層電源ノイズ監視システムであって、
オンチップに製造され、前記チップ上のノイズを測定し、前記チップ中のマクロおよびコアの内部に効果的に分散された複数のノイズ・アナライザ・ユニット(NAU)を備え、
それぞれのオンチップ・ノイズ・アナライザ・ユニット(NAU)は前記チップ上の信号線または電源電圧線または接地電圧のノイズ特性を測定し、それぞれのNAUはより高いレベルの組込自己診断テスト(BIST)ユニットもしくは外部テスタによって制御されるシステム。
IPC (4件):
G01R31/28
, G11C29/00
, H01L21/822
, H01L27/04
FI (4件):
G01R31/28 V
, G11C29/00 671Z
, H01L27/04 T
, H01L27/04 H
Fターム (23件):
2G036AA10
, 2G036AA27
, 2G036CA10
, 2G132AA00
, 2G132AB08
, 2G132AC03
, 2G132AK07
, 2G132AK29
, 2G132AL11
, 5F038BH19
, 5F038CD02
, 5F038CD03
, 5F038DF01
, 5F038DF05
, 5F038DF06
, 5F038DF12
, 5F038DT08
, 5F038DT12
, 5F038EZ20
, 5L106DD03
, 5L106DD21
, 5L106EE08
, 5L106FF07
引用特許:
前のページに戻る