特許

J-GLOBAL ID：200903068610657280

半導体装置製造方法および半導体装置

発明者： 山口 宜洋
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-137337
公開番号（公開出願番号）：特開平10-335451
出願日： 1997年05月28日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 微細化された半導体装置の平坦化による縦方向の縮小を図り、信頼性の高い積層構造と歩留りの向上を図る。【解決手段】 第1電極層6が形成された半導体基板10上にストッパー層7を介して第1の層間絶縁膜8を形成し、この第1の層間絶縁膜上にレジスト9をパターニングするステップS1と、前記パターニングされたレジスト9をマスクとし、前記第1の層間絶縁膜8をエッチングしてコンタクトホール8aを開口するステップS2と、前記レジスト9をエッチバックするとともに前記第1の層間絶縁膜8の凸部をエッチバックするステップS3と、前記レジスト9を除去するステップS4と、前記コンタクトホール8a内のストッパ層7を除去するステップS5と、前記コンタクトホール内に第2電極層12,13を形成するステップS6と、前記第1の層間絶縁膜8上に第2の層間絶縁膜14を形成するステップS7とからなる。

請求項（抜粋）：

(a)第1電極層が形成された半導体基板上にストッパー層を介して第1の層間絶縁膜を形成し、この第1の層間絶縁膜上にコンタクトホール形成のためのレジストを塗布しこれをパターニングするステップと、(b)前記パターニングされたレジストをマスクとし、前記第1の層間絶縁膜をストッパー層までエッチングしてコンタクトホールを開口するステップと、(c)前記レジストをエッチバックするとともにレジストが除去されて露出した前記第1の層間絶縁膜の凸部をエッチバックするステップと、(d)前記レジストを除去するステップと、(e)前記コンタクトホール内のストッパー層を除去するステップと、(f)前記コンタクトホール内に第2電極層を形成するステップと、(g)前記第1の層間絶縁膜上に第2の層間絶縁膜を形成するステップとからなることを特徴とする半導体装置製造方法。

IPC (3件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/3205

FI (3件)：

H01L 21/90 D ,  H01L 21/28 L ,  H01L 21/88 K