特許
J-GLOBAL ID：200903068624715135
キャッシュメモリ
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-177380
公開番号（公開出願番号）：特開平9-026913
出願日： 1995年07月13日
公開日（公表日）： 1997年01月28日
要約：
【要約】【課題】 この発明は、アクセス速度の低下を招くことなく低消費電力化を達成し得るキャッシュメモリを提供することを課題とする。【解決手段】 この発明は、フラグ読み出し回路4によってフラグメモリ3から有効を示すフラグが読み出された場合に、この読み出された有効フラグに対応してデータメモリ1及びタグメモリに記憶されたデータ及びタグをを読み出すタグデータ読み出し回路6を活性化させて動作させるように構成される。
請求項（抜粋）：
主記憶上のデータの一部を記憶保持する複数のデータメモリと、前記複数のデータメモリにそれぞれ対応して設けられ、前記データメモリの一部アドレスとなるタグを記憶保持する複数のタグメモリと、前記複数のデータメモリにそれぞれ対応して設けられ、前記データメモリに記憶保持されたデータの有効又は無効を示すフラグを記憶保持する複数のフラグメモリと、前記フラグメモリに記憶保持されたフラグを読み出すフラグ読み出し回路と、前記フラグ読み出し回路によって有効フラグが読み出された場合に、該有効フラグに対応したデータのタグを前記タグメモリから読み出すタグ読み出し回路と、前記フラグ読み出し回路によって有効フラグが読み出された場合に、該有効フラグに対応したデータを前記データメモリから読み出すデータ読み出し回路と、前記フラグ読み出し回路によって有効フラグが読み出された場合に、外部から与えられるタグアドレスと前記タグ読み出し回路によって読み出されたタグを比較し、両者が一致した時にヒット信号を出力する比較回路と、前記比較回路から出力されるヒット信号に基づいて前記データ読み出し回路によって読み出されたデータを選択するセレクタとを有することを特徴とするキャッシュメモリ。
IPC (2件)：
G06F 12/08
, G06F 12/08 310
G06F 12/08 E
, G06F 12/08 310 Z
