特許
J-GLOBAL ID:200903068624781910
PLL回路
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
松田 正道
公報種別:公開公報
出願番号(国際出願番号):特願平11-140585
公開番号(公開出願番号):特開2000-332602
出願日: 1999年05月20日
公開日(公表日): 2000年11月30日
要約:
【要約】【課題】 従来のPLL回路は、チャージポンプの出力信号、電圧制御発振器の入力制御信号及び発振出力信号はグランド電位に対する電圧情報で信号を受け渡す構成であり、電源やグランドに重畳される外乱からの電位変化に対し、電圧制御発振器の発振キャリアが強い影響を受ける。【解決手段】 位相比較器2からの位相の進み/遅れ情報をもとに差動信号SCP1、SCP2を出力するチャージポンプ3と、差動信号SCP1、SCP2をフィルタリングするバランス型ループフィルタ4と、ループフィルタ出力の差動信号SLPF1、SLPF2を制御電圧とし動作する電圧制御発振器5とを備える。
請求項(抜粋):
所定の周波数の基準信号を出力する基準信号発生手段と、その出力された基準信号ともう1つの信号との位相差情報を出力する位相比較器と、その出力された位相差情報に基づき電荷のチャージ、ディスチャージを行い、差動電圧信号を出力するチャージポンプ回路と、その出力された差動電圧信号をフィルタリングするループフィルタと、そのループフィルタから出力される差動電圧信号に応じて発振周波数を制御し、差動電圧信号を発振出力する電圧制御発振器と、その電圧制御発振器の差動出力信号を分周し、前記位相比較器の前記もう1つの信号として出力する分周器とを備えたことを特徴とするPLL回路。
IPC (3件):
H03L 7/08
, H03L 7/099
, H03L 7/093
FI (3件):
H03L 7/08 K
, H03L 7/08 F
, H03L 7/08 E
Fターム (16件):
5J106AA04
, 5J106BB01
, 5J106CC01
, 5J106CC21
, 5J106CC41
, 5J106CC52
, 5J106DD32
, 5J106JJ01
, 5J106JJ04
, 5J106JJ08
, 5J106KK05
, 5J106KK23
, 5J106KK27
, 5J106LL00
, 5J106LL01
, 5J106LL04
前のページに戻る