特許

J-GLOBAL ID：200903068637998306

半導体素子、半導体装置及びその製造方法

発明者： 舘山 和樹 ,  栂嵜 隆 ,  藤原 久男
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-022144
公開番号（公開出願番号）：特開平11-031696
出願日： 1998年02月03日
公開日（公表日）： 1999年02月02日
要約：

【要約】【課題】 バリアメタル部分を予めパターンニングした後、バンプを形成する技術を用いて、高さの均一なはんだバンプ有し、接続信頼性が良好な半導体装置を、歩留まり良く得る。【解決手段】 半導体素子と回路基板がはんだバンプを介して接続されている半導体装置において、半導体素子の能動面上のはんだバンプ電極部分以外の能動領域内に、金属層を形成する。

請求項（抜粋）：

半導体チップ、該半導体チップの能動領域がある能動面側に設けられたボンディングパッド、前記ボンディングパッド上に設けられたバリアメタル層、該バリアメタル層上に設けられたバンプ電極、及び該能動面上の該ボンディングパッド以外の領域に、該ボンディングパッド、該バリアメタル層と該バンプ電極に対し十分な間隔をおいて形成された金属層を具備することを特徴とする半導体素子。

IPC (3件)：

H01L 21/3205 ,  H01L 21/60 311 ,  H01L 21/60

FI (5件)：

H01L 21/88 S ,  H01L 21/60 311 Q ,  H01L 21/88 T ,  H01L 21/92 604 B ,  H01L 21/92 604 N