特許
J-GLOBAL ID：200903068656850743
プログラマブルコントローラ
発明者：
出願人/特許権者：
代理人 (1件)：
石田 長七 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-172887
公開番号（公開出願番号）：特開平5-061551
出願日： 1991年07月15日
公開日（公表日）： 1993年03月12日
要約：
【要約】【目的】 高価なパルス出力専用のユニットを不要とし、安価にCPUユニットのみでパルスモータの速度と位置制御をすること。【構成】 CPU1によりテーブルSの初期周波数データを取り込み、比較レジスタ32に周波数データをセットする。また、テーブルSの目標値1が取り込まれ、HSC2の目標値レジスタ22に目標値1のデータをセットする。パルス出力部3からのパルスはHSC2のカウントレジスタ21にも入力されているので、カウントレジスタ21のカウント値が目標値レジスタ22と一致した時に、HSC2からCPU1に一致割込信号を入力する。一致割込信号が発生した場合にはCPU1はテーブルの次の周波数データと目標値データを取込む。これを停止目標値まて連続して行う。
請求項（抜粋）：
外部からのパルス列をカウントするカウントレジスタ、このカウントレジスタと値が一致した時に一致割込信号を発生する目標値レジスタからなるパルスカウンタと、内部クロックをカウントするカウントレジスタ、カウントレジスタと値が一致すると一致信号を出力する比較レジスタ、その一致信号により出力を反転してパルスを出力してパルスモータドライバへ入力する出力制御回路とからなるパルス出力部と、予めユーザープログラムにて演算メモリエリアに設定されパルス出力部の比較レジスタにセットする周波数データとパルスカウンタの目標値レジスタにセットする目標値データを1セットとし、それをnセット分連続して設定されたテーブルを参照しながらパルス出力部を制御し、パルス出力部からパルスカウンタのカウントレジスタに入力されたパルス数と目標値レジスタの値とが一致した時に発生するパルスカウンタからの一致割込信号にて割り込み処理を行い、テーブルの次の周波数データ,目標値データへ切り替えてセットするCPUとで構成したことを特徴とするプログラマブルコントローラ。
IPC (2件)：
G05D 3/12 305
, H02P 8/00 304
