特許

J-GLOBAL ID：200903068658113240

多重プロセッサを有するコンピュータ・システム及びそのためのメモリ・ページ位置制御方法

発明者： ピーター ワシントン
出願人/特許権者： エヌシーアール インターナショナル インコーポレイテッド
代理人 (1件)： 西山 善章
公報種別：公開公報
出願番号（国際出願番号）：特願平9-341162
公開番号（公開出願番号）：特開平10-320272
出願日： 1997年12月11日
公開日（公表日）： 1998年12月04日
要約：

【要約】【課題】 多重プロセッサ、多重主メモリ・コンピュータ・システムの、メモリ・ページの位置を、効率的に制御するための方法および装置を提供する。【解決手段】 多重プロセッサ(10、20)および多重主メモリ(50、60)を有するシステムで、ページの位置を制御するための装置および方法。主メモリへのローカル・アクセスおよび遠隔アクセスはモニタされ、予め定めた時間内に、遠隔アクセスの回数が、ローカル・アクセスの回数を超えた場合、遠隔アクセスの量を軽減する複数のステップが行われる。上記複数のステップの結果、メモリ・ページの再配置、(読み出し専用ページに対する)メモリ・ページのコピー、およびプロセスの再配置が行われる。

請求項（抜粋）：

システム・バス(90)、および上記各メモリがシステム・バスおよび各プロセッサ(10、20)に接続している、複数の主メモリ(50、60)を備えたコンピュータ・システムのメモリ・ページの位置を制御するための方法であって、(a)そのそれぞれのプロセッサ(10)からの、第一の主メモリ(50)の、あるメモリ・ページ位置へのアクセスの回数が、その他のプロセッサ(20)から、上記メモリ・ページ位置へより多くのアクセスを行う、他のプロセスからのアクセスの回数より少ない時を決定するステップと、上記の多い方の回数が決定されたとき、(b)メモリ・ページを、上記メモリ・ページ位置から移動させるか、または移動が行われた後、上記メモリ・ページが、プロセスが現在行われているプロセッサ(10、20)とペアになっている主メモリに位置するように、より多くのアクセスを行うプロセスを移動するステップとを特徴とするメモリ・ページ位置制御方法。

IPC (2件)：

G06F 12/06 530 ,  G06F 15/163

FI (2件)：

G06F 12/06 530 C ,  G06F 15/16 320 A

引用特許：

審査官引用 (1件)

• 計算機システム
  公報種別：公開公報   出願番号：特願平5-276370   出願人：キヤノン株式会社