特許

J-GLOBAL ID：200903068669477987

半導体装置の製造方法

発明者： 清野 洋介
出願人/特許権者： 山形日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-170818
公開番号（公開出願番号）：特開平5-021454
出願日： 1991年07月11日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】比較的簡単にLDD構造で高信頼性MOSトランジスタを形成する。【構成】ゲート絶縁膜3の上に多結晶シリコン層4と、その上に高融点金属ケイ化物層5を順次形成し、次に高融点金属ケイ化物層5のゲート寸法が多結晶シリコン層4の寸法よりもチャネル方向に長いひさし構造のゲート電極を形成する。その後、高融点金属ケイ化物層5は透過するが多結晶シリコン層4は透過しない加速電圧にて不純物イオンを注入して不純物濃度の比較的薄いN- 型ドレイン領域7及びソース領域6を形成する。さらに、高融点金属ケイ化物層5がマスクとなる加速電圧にて不純物イオンを注入して不純物濃度の比較的薄いN型ドレイン領域9及びソース領域8を形成する。【効果】比較的簡単な製造工程でLDD構造で高信頼性が確保できるMOSトランジスタを形成できる。

請求項（抜粋）：

半導体基板上に設けられたゲート絶縁膜上に多結晶シリコン層と高融点金属ケイ化物層を順次成膜する工程と、前記高融点金属ケイ化物層のチャネル方向の寸法が前記多結晶シリコン層のチャネル方向の寸法よりも大きくなるようにゲート電極を形成する工程と、前記ゲート電極のうち高融点金属ケイ化物層は透過するが多結晶シリコン層は透過しない加速電圧にて不純物イオンを注入する工程と、前記ゲート電極のうち高融点金属ケイ化物層も多結晶シリコン層も透過しない加速電圧にて不純物イオンを注入する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/266 ,  H01L 21/265

FI (3件)：

H01L 29/78 301 L ,  H01L 21/265 M ,  H01L 21/265 L

引用特許：

審査官引用 (2件)

• 特開昭62-001276
  
• 特開昭62-029168