特許
J-GLOBAL ID:200903068690715774
抵抗値計算方法
発明者:
,
出願人/特許権者:
代理人 (6件):
前田 弘
, 小山 廣毅
, 竹内 宏
, 竹内 祐二
, 今江 克実
, 原田 智雄
公報種別:公開公報
出願番号(国際出願番号):特願2004-031951
公開番号(公開出願番号):特開2005-222455
出願日: 2004年02月09日
公開日(公表日): 2005年08月18日
要約:
【課題】 半導体集積回路の内部の抵抗値を、従来よりも、高精度に、かつ、短時間で、計算可能にする。【解決手段】 半導体集積回路のマスクレイアウト情報31から、電源配線の抵抗値Rline、デカップリング容量の抵抗値Rcap、およびトランジスタの抵抗値Rmosを個別に計算する。抵抗値Rline、抵抗値Rcapおよび抵抗値Rmosから、外部端子間の抵抗値Riを計算する。【選択図】 図4
請求項(抜粋):
第1および第2の外部端子とそれぞれ電気的に接続された第1および第2の電源配線と、前記第1および第2の電源配線間にそれぞれ接続されており,トランジスタまたはデカップリング容量を有する複数のセルとを備えた半導体集積回路について、その内部の抵抗値を計算する方法であって、
前記半導体集積回路のマスクレイアウト情報から、前記第1および第2の電源配線の抵抗値である第1の抵抗値を計算する第1の工程と、
前記マスクレイアウト情報から、前記複数のセルが有するデカップリング容量の抵抗値である第2の抵抗値を計算する第2の工程と、
前記マスクレイアウト情報から、前記複数のセルが有するトランジスタの抵抗値である第3の抵抗値を計算する第3の工程と、
前記第1〜第3の工程においてそれぞれ得た前記第1〜第3の抵抗値から、前記第1および第2の外部端子間の抵抗値を計算する第4の工程とを備えた
ことを特徴とする抵抗値計算方法。
IPC (2件):
FI (4件):
G06F17/50 666V
, G06F17/50 666L
, H01L21/82 C
, H01L21/82 T
Fターム (16件):
5B046AA08
, 5B046BA06
, 5B046JA04
, 5F064CC12
, 5F064CC22
, 5F064CC23
, 5F064DD07
, 5F064EE42
, 5F064EE43
, 5F064EE44
, 5F064EE45
, 5F064EE52
, 5F064HH06
, 5F064HH09
, 5F064HH10
, 5F064HH12
引用特許:
出願人引用 (1件)
審査官引用 (1件)
-
不要輻射解析方法
公報種別:公開公報
出願番号:特願平11-200847
出願人:松下電器産業株式会社
前のページに戻る