特許

J-GLOBAL ID：200903068695983335

デ-タ処理装置及び電気通信装置及び情報処理方法及びハ-ドウェア高速化を使用する方法

発明者： ジルベルト ラウレンティ ,  カリム ドジャファリアン ,  ジーン - ピエレ ジアカローネ ,  アルメレ ライネ
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-321525
公開番号（公開出願番号）：特開2000-215057
出願日： 1999年10月06日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 データ処理システムにおけるプロセッサが単一サイクルにより多重オペレーションを実行できるようにした装置及び方法を提供する。【解決手段】 データ処理装置において、ランダム・アクセス・メモリ(104)と、プロセッサ(12、168)と、前記ランダム・アクセス・メモリ(104)を前記プロセッサ(12、168)に接続して単一サイクルにおいて多重オペレーションを実行する能力を有するインターフェース(102)とを備え、前記インターフェース(102)はハードウェア・アクセラレータからなる。

請求項（抜粋）：

データ処理装置において、ランダム・アクセス・メモリと、前記ランダム・アクセス・メモリに接続されたハードウェア・アクセラレータと、前記ランダム・アクセス・メモリに前記ハードウェア・アクセラレータを接続するプロセッサとを備えたデータ処理装置。

IPC (2件)：

G06F 9/38 370 ,  G06F 9/38

FI (2件)：

G06F 9/38 370 B ,  G06F 9/38 370 X

引用特許：

審査官引用 (1件)

• 特開昭62-205468
  

引用文献：

審査官引用 (1件)

• Future Comm Processors Will Fuse DSP and RISC