特許

J-GLOBAL ID：200903068699419353

半導体集積回路装置

発明者： 横山 勇治 ,  斎藤 賢孝
出願人/特許権者： 株式会社日立製作所 ,  日本テキサス・インスツルメンツ株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-063749
公開番号（公開出願番号）：特開平10-247399
出願日： 1997年03月03日
公開日（公表日）： 1998年09月14日
要約：

【要約】【課題】 簡単な構成で柔軟性のあるテスト動作を可能にしたテスト回路を具備する半導体集積回路装置を提供する。【解決手段】 複数からなる制御信号の組み合わせにより動作モードが指定される半導体集積回路装置において、通常動作に無い第1の組み合わ制御信号とともに上記制御信号以外の入力信号を暗証信号としてN回にわたって入力させて上記各暗証信号をレジスタに保持させ、上記レジスタに保持された暗証信号をテストモード判定回路により解読して予め指定された複数通りのビットパーンの1つを検出し、かかる検出信号によりテスト回路を起動させ、上記第1の組み合わせ制御信号とともにN+1回目に入力された上記複数の入力信号により予め用意されている複数通りの中の1つのテストモードの実行を指示する。

請求項（抜粋）：

複数からなる制御信号の組み合わせにより動作モードが指定される半導体集積回路装置において、上記制御信号の組み合わせのうち通常動作に無い第1の組み合わせと、かかる第1の組み合わせの制御信号とともに入力される上記制御信号以外の複数の入力信号を暗証信号とし、上記第1の組み合わせ制御信号とともにN回にわって入力させて各暗証信号をレジスタに保持させる入力回路と、上記レジスタに保持された暗証信号を解読して予め指定された複数通りのビットパーンであることを検出するテストモード判定回路と、上記テストモード判定回路の判定信号により起動され、上記第1の組み合わせ制御信号とともにN+1回目に入力された上記複数の入力信号により予め用意されている複数通りの中の1つのテストモードの実行を指示してなるテスト回路とを備えてなることを特徴とする半導体集積回路装置。

IPC (6件)：

G11C 29/00 671 ,  G11C 11/401 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (5件)：

G11C 29/00 671 T ,  G11C 11/34 371 A ,  G11C 11/34 371 K ,  H01L 27/04 T ,  H01L 27/10 681 F