特許

J-GLOBAL ID：200903068710694272

半導体装置の製造方法

発明者： 井上 實 ,  尾崎 康孝
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-153572
公開番号（公開出願番号）：特開平5-003174
出願日： 1991年06月26日
公開日（公表日）： 1993年01月08日
要約：

【要約】【目的】 個別にウエーハ処理を行う複数(図では4)のチャンバを用い、共通のウエーハ搬送手段によりウエーハをローダから該チャンバの各々に順次に搬送し最後にアンローダに収めて行う一連のウエーハ処理を、複数のウエーハに対し逐次に施す際の方法に関し、最初のウエーハから処理条件が揃うようにさせることを目的とする。【構成】 個々のウエーハ搬送に要する時間をt、チャンバの数をN、個々のチャンバのウエーハ処理時間をTi として、個々のチャンバ内にウエーハを滞留させる時間Tをt×Nより大きく且つTi の最大より大きな一定値に設定し、個々のチャンバにおける時間T-Ti をチャンバ内での待ち時間として、最初のウエーハが最初のチャンバから次のチャンバに搬送されたところで次のウエーハを最初のチャンバに搬送するといった手順で行うように構成する。図中の?@〜?Dは1枚目〜5枚目のウエーハそれぞれの経過を示す。

請求項（抜粋）：

個別にウエーハ処理を行う複数のチャンバを用い、共通のウエーハ搬送手段によりウエーハをローダから該チャンバの各々に順次に搬送し最後にアンローダに収めて行う一連のウエーハ処理を、複数のウエーハに対し逐次に施すに際して、個々のウエーハ搬送に要する時間をt、チャンバの数をN、個々のチャンバのウエーハ処理時間をTi として、個々のチャンバ内にウエーハを滞留させる時間Tをt×Nより大きく且つTi の最大より大きな一定値に設定し、個々のチャンバにおける時間T-Ti を待ち時間としてウエーハを該チャンバ内に待機させ、最初のウエーハが最初のチャンバから次のチャンバに搬送されたところで次のウエーハを最初のチャンバに搬送するといった手順で、上記一連のウエーハ処理を複数のウエーハに対し逐次に施すことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/285 ,  H01L 21/02 ,  H01L 21/205 ,  H01L 21/302 ,  H01L 21/68