特許

J-GLOBAL ID：200903068711361285

ブロッキングアーティファクトを減少させる方法

発明者： ヘスノ,アルノ
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 伊東 忠彦
公報種別：公表公報
出願番号（国際出願番号）：特願2001-557294
公開番号（公開出願番号）：特表2003-522488
出願日： 2001年01月15日
公開日（公表日）： 2003年07月22日
要約：

【要約】本発明は、少なくとも、入力信号(IS)に対して適用され、フィルタリングされたサンプルを含むフィルタリングされた信号(FS)を生じさせる低域通過フィルタリング段階(FIL)と、ブロック境界の周辺の補正領域(CA)を決定する決定段階(DET)と、少なくとも1つのビットを含むランダムな二進数(RN)を補正領域に属するフィルタリングされたサンプルに加算し、出力信号(OS)を生じさせる補正段階(COR)とを含むディジタル入力信号を処理する方法に関する。この処理方法は、値1の輝度又はクロミナンスのブロックエッジ差が人間の目に可視であるような、中位のコントラストで低い時間的なアクティビティの均一な領域において特に有効である。用途:テレビ受像機。

請求項（抜粋）：

nビット(nは整数)の二進入力サンプルを含むブロックを含む入力信号を処理する方法であって、 少なくとも、 上記入力信号に対して低域通過フィルタリングを行ない、フィルタリングされたサンプルを含むフィルタリングされた信号を生じさせる低域通過フィルタリング段階と、 ブロック境界の周辺の補正領域を決定する決定段階と、 少なくとも1つのビットを含むランダムな二進数を上記補正領域に属する上記フィルタリングされたサンプルに加算し、出力信号を生じさせる補正段階とを含む方法。

IPC (3件)：

H04N 5/21 ,  H04N 1/41 ,  H04N 7/24

FI (3件)：

H04N 5/21 B ,  H04N 1/41 B ,  H04N 7/13 Z

Fターム (15件)：

5C021PA32 ,  5C021PA58 ,  5C021RB03 ,  5C021YA01 ,  5C021YC00 ,  5C059KK03 ,  5C059MA00 ,  5C059PP25 ,  5C059UA12 ,  5C059UA18 ,  5C078AA04 ,  5C078BA57 ,  5C078CA21 ,  5C078DA01 ,  5C078DB00