特許

J-GLOBAL ID：200903068726601495

分岐制御システム

発明者： 森山 隆志 ,  坪井 正英 ,  村嶋 寛志 ,  秋山 俊郎 ,  平光 哲生
出願人/特許権者： 株式会社日立製作所 ,  日立中部ソフトウェア株式会社 ,  株式会社日立旭エレクトロニクス
代理人 (1件)： 磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平7-114277
公開番号（公開出願番号）：特開平8-314720
出願日： 1995年05月12日
公開日（公表日）： 1996年11月29日
要約：

【要約】【目的】 ソフトウェアを利用せず、少ないハードウェーアの追加で、分岐命令の高速処理を高効率/高信頼に行う。【構成】 パイプライン処理を行うCPUの分岐制御システムであって、実行中の命令(0)の次の命令(1)および次の次の命令(2)を格納する先取り命令格納用バッファ1、命令(0)の実行と各々並行して、命令(1)を解読する命令デコーダ2、命令(1),(2)のアドレス計算を専用に行う第1,第2のアドレス計算器5,6、命令(1),(2)が分岐可能な分岐命令であることを個別に検出する分岐命令検出回路3、分岐命令検出回路3の検出結果に基づき第1もしくは第2のアドレス計算器5,6からのアドレス計算結果を選択するアドレスセレクタ7、選択したアドレスに基づき命令(1),(2)の分岐を起動する先行分岐制御回路4とを少なくとも設けた構成とする。

請求項（抜粋）：

実行対象の命令(0)の解読処理時に、次の命令(1)のアドレス計算を並行して行うパイプライン処理を行うCPUの分岐制御システムであって、上記命令(1)のアドレス計算を専用に行う先取り命令アドレス計算手段と、上記命令(1)が分岐命令であることを検出する分岐命令検出手段とを少なくとも有し、上記分岐命令検出手段が上記命令(1)を分岐命令として検出した場合、上記先取り命令アドレス計算手段からのアドレス計算結果を上記命令(1)の分岐先アドレスとして、該命令(1)の終了を待たずに、該命令(1)による分岐起動をかけることを特徴とする分岐制御システム。

IPC (2件)：

G06F 9/38 330 ,  G06F 9/38 310

FI (2件)：

G06F 9/38 330 F ,  G06F 9/38 310 B