特許
J-GLOBAL ID：200903068740676066
データ処理装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-260199
公開番号（公開出願番号）：特開平7-114469
出願日： 1993年10月18日
公開日（公表日）： 1995年05月02日
要約：
【要約】【目的】 バーストモードによるブロック転送機能により高速なバスアクセスを行ない、ストリング操作命令及びビットマップ操作命令を効率よく実行し、データ処理装置の性能を向上させる。【構成】 ストリング操作命令及びビットマップ操作命令を有し、バースト転送機能でデータを入出力するバスインターフェイス部157 と、主/副の二つのALU を内蔵した整数演算部155 とを備え、データバス102 の幅より大きい単位でデータバス102 を通じて外部メモリとの間でデータを送受する処理を反復して実行する。【効果】 安価で低速なメモリシステムが接続されている場合にも、ストリングデータ, ビットマップデータを高速処理するデータ処理装置が得られる。
請求項（抜粋）：
第1のビット幅のデータバスに接続された外部メモリと、命令をデコードする命令デコーダと、前記命令デコーダが命令をデコードした結果を示す信号が与えられることにより、命令の実行を制御するための制御信号を発生する実行制御部と、実行すべき命令の処理対象のデータを保持するデータレジスタと、前記処理対象のデータの前記外部メモリにおけるアドレスを保持するアドレスレジスタと、前記第1のビット幅より大きいかまたは等しい第2のビット幅を処理単位として演算を施す少なくとも一つの演算器とを有し、前記実行制御部が出力する制御信号に従って命令を実行する命令実行部と、前記バスを通じて1回のアドレス出力に対してn(nは2以上の整数)回のデータ転送を行なうことにより、前記第2のビット幅より大きい第3のビット幅のデータをバースト転送して前記命令の実行に必要なデータを前記外部メモリとの間で入出力するバスインタフェイス部とを備えたデータ処理装置において、前記命令デコーダが、前記外部メモリの第1のメモリ領域に連続して格納されている第1の多ビットデータ列と前記外部メモリの第2のメモリ領域に連続して格納されている第2の多ビットデータ列との各ビット間で所定の演算を順次施した結果の各ビットを前記第1または第2のメモリ領域に格納する多ビットデータ列演算命令をデコードした場合に、前記実行制御部は、前記命令デコーダから与えられる信号に基づいて前記アドレスレジスタに前記第1及び第2のメモリ領域からデータを順次的に読み出すためのアドレスを設定することにより、前記命令実行部に、前記アドレスレジスタに設定されたアドレスに従って前記バスインタフェイス部を介して前記第1及び第2のメモリ領域に格納されている第1及び第2の多ビットデータ列をそれぞれ第3のビット幅分だけ前記外部メモリからバースト転送で読み出して前記データレジスタに格納させる第1の制御と、前記命令デコーダから与えられる信号に基づいて前記所定の演算を指示する信号を与えることにより、前記演算器に、前記第2のビット幅を処理単位として、前記データレジスタに格納された第3のビット幅の第1のデータ列と第2のデータ列との間で前記所定の演算を施して演算結果を第3のビット幅の第3のデータ列として前記データレジスタに再度格納させる第2の制御と、前記命令デコーダから与えられる信号に基づいて前記アドレスレジスタに前記第1または第2のメモリ領域にデータを順次的に格納するためのアドレスを設定することにより、前記命令実行部に、前記アドレスレジスタに設定されたアドレスに従って前記バスインタフェイス部を介して前記データレジスタに格納された前記第3のビット幅の第3のデータ列をバースト転送で前記第1または第2のメモリ領域に格納させる第3の制御と、前記命令デコーダから与えられる信号に基づいて前記第1,第2及び第3の制御を所定回数反復することにより、前記第3のデータ列を前記第1または第2のメモリ領域に連続的に格納する第4の制御とを実行すべくなしてあることを特徴とするデータ処理装置。
IPC (2件)：
G06F 9/34 320
, G06F 9/30 350
