特許
J-GLOBAL ID：200903068743765728
半導体集積回路装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-250502
公開番号（公開出願番号）：特開2007-066406
出願日： 2005年08月31日
公開日（公表日）： 2007年03月15日
要約：
【課題】 マルチバンク消去において、メモリセルの過剰消去を防止し、メモリセルの劣化、およびディスターブを大幅に低減する。【解決手段】 不揮発性半導体メモリのマルチバンク消去動作において、消去バイアス時には、バンク選択部19からHiレベルのベリファイパス信号VPが出力されている。続いて、消去ベリファイが終了し、バンクBank0〜Bank3のうち、任意のバンクの消去ベリファイがパスすると、コントローラは、消去ベリファイがパスしたバンクに対応するバンク選択部19にサブデコーダ制御信号Csubを出力する(たとえば、HiレベルからLoレベルに遷移)。これにより、バンク選択部19から出力されるベリファイパス信号VPが反転する。これを受けて、メインデコーダ回路20は、消去ベリファイがパスしたバンクにおけるワード線を全非選択状態とする。【選択図】 図2
請求項（抜粋）：
複数の不揮発性メモリセルを任意に分割した2以上のバンクから構成されたメモリアレイ部と、読み出し/書き込み/消去動作の制御を行う制御部とを有した半導体集積回路装置であって、
すべての前記バンクの消去動作が行われるマルチバンク消去の際に、消去電圧の印加を前記バンク毎に個別に制御するバンク選択制御手段を備えたことを特徴とする半導体集積回路装置。
IPC (2件)：
FI (3件)：
G11C17/00 612F
, G11C17/00 612B
, G11C17/00 633E
5B125BA01
, 5B125CA17
, 5B125DC04
, 5B125DC08
, 5B125DC10
, 5B125EA07
, 5B125EB09
, 5B125EC02
, 5B125EF09
, 5B125FA02
