特許
J-GLOBAL ID：200903068756502440
半導体素子、半導体素子の製造方法及び半導体基板の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-190059
公開番号（公開出願番号）：特開2000-022283
出願日： 1998年07月06日
公開日（公表日）： 2000年01月21日
要約：
【要約】【課題】 Nを含むIII-V族半導体素子の熱応力に起因する反りを抑制し、素子層における結晶欠陥やクラックの発生を防止できる半導体素子を提供することを目的とする。【解決手段】 Al2O3基板11の一方の主面上に、GaNバッファ層12、n型GaNコンタクト層13、n型AlGaNクラッド層14、GaN光ガイド層15、GaInN量子井戸活性層16、p型AlGaNクラッド層17、n型GaN電流ブロック層18、p型GaNコンタクト層19等のIII-V族化合物半導体層を形成する一方で、基板11の他方の主面上にZnO層112を形成する。上記のIII-V族化合物半導体層及びZnO層112はともに基板よりも熱膨張係数が小さいため、半導体層形成後の冷却時に反りが発生するのを防止できる。
請求項（抜粋）：
基板と、前記基板の一方の主面上に形成された1層以上の少なくともNを含むIII-V族化合物半導体層と、前記基板の他方の主面上に形成された1層以上の裏面層とを有する半導体素子であって、前記III-V族化合物半導体層及び前記裏面層の熱膨張係数が、前記基板の熱膨張係数より小さいことを特徴とする半導体素子。
IPC (2件)：
FI (2件)：
Fターム (20件)：
5F041AA40
, 5F041CA04
, 5F041CA05
, 5F041CA14
, 5F041CA33
, 5F041CA34
, 5F041CA40
, 5F041CA46
, 5F041CA65
, 5F073AA45
, 5F073AA51
, 5F073AA73
, 5F073BA06
, 5F073BA07
, 5F073CA07
, 5F073CB04
, 5F073CB05
, 5F073DA05
, 5F073EA27
, 5F073EA29
