特許
J-GLOBAL ID：200903068762045353
化合物半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願平3-346732
公開番号（公開出願番号）：特開平5-182987
出願日： 1991年12月27日
公開日（公表日）： 1993年07月23日
要約：
【要約】【目的】 FET特性の均一化や再現性の向上を容易に図ることができ、しかも、ゲート電極をオーミック電極間の非対称な位置に形成する場合であっても工程数の増加を招くことのないゲート電極の自己整合的な形成方法を提供する。【構成】 オーミック電極用パターンPo及びゲート電極用パターンPgを有する単一のフォトマスクMを用いてパターニングする工程と、保護絶縁膜3中にオーミック電極用開口部7及びゲート電極用開口部8を同時に形成する工程と、ゲート電極用開口部8を選択的に覆ったうえでオーミック電極11を形成する工程と、オーミック電極用開口部7を選択的に覆ったうえでゲート電極15を形成する工程とを含む化合物半導体装置の製造方法である。
請求項（抜粋）：
オーミック電極用パターン(Po)及びゲート電極用パターン(Pg)を有する単一のフォトマスク(M)を用いてパターニングする工程と、保護絶縁膜(3)中にオーミック電極用開口部(7)及びゲート電極用開口部(8)を同時に形成する工程と、ゲート電極用開口部(8)を選択的に覆ったうえでオーミック電極(11)を形成する工程と、オーミック電極用開口部(7)を選択的に覆ったうえでゲート電極(15)を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。
IPC (2件)：
H01L 21/338
, H01L 29/812
