特許
J-GLOBAL ID：200903068762673990
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
福島 祥人
公報種別：公開公報
出願番号（国際出願番号）：特願2000-067672
公開番号（公開出願番号）：特開2001-260092
出願日： 2000年03月10日
公開日（公表日）： 2001年09月25日
要約：
【要約】【課題】 起立構造を構成する各部材の角度および位置を正確に制御することができるとともに、半導体層により容易に構成可能な半導体装置およびその製造方法を提供することである。【解決手段】 GaAs基板1上にAlGaAsからなる解放層2、歪層5および構成要素層6が形成される。歪層5はInGaAs層3およびGaAs層4を含む。構成要素層6はInGaAs層61AおよびDBR膜62Aを含む。構成要素層6に湾曲領域を規定する凹部10が形成される。構成要素層6、歪層5および解放層2が略U字状に除去され、溝11が形成される。歪層5下の解放層2が選択的に除去される。InGaAs層3とGaAs層4との格子定数の差に起因する歪を緩和するように歪層5が凹部10の下方の領域12で湾曲し、構成要素層6AがGaAs基板1に対して垂直に起立する。
請求項（抜粋）：
基板上に第1の層、第2の層および第3の層が順に形成され、前記第2の層は、第1の格子定数を有する第1半導体層と前記第1の格子定数よりも小さい第2の格子定数を有する第2半導体層との積層構造を含み、前記第3の層の所定領域の周囲を取り囲む領域のうち一部領域を除いて前記第3の層、前記第2の層および前記第1の層が除去されるとともに、前記所定領域および前記一部領域における前記第1の層が除去され、前記所定領域の前記第2の層が前記一部領域で湾曲したことを特徴とする半導体装置。
IPC (5件)：
B81B 3/00
, B81B 7/02
, B81C 1/00
, H01L 33/00
, H01S 5/10
B81B 3/00
, B81B 7/02
, B81C 1/00
, H01L 33/00 A
, H01S 5/10
5F041AA40
, 5F041CA10
, 5F041CA93
, 5F041CB01
, 5F073AA65
, 5F073AB17
, 5F073BA09
, 5F073CA05
, 5F073CB02
, 5F073DA05
, 5F073DA31
