特許
J-GLOBAL ID：200903068776293287
半導体センサ
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-222953
公開番号（公開出願番号）：特開平8-086671
出願日： 1994年09月19日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】抵抗や容量を検出素子として用いるセンサのシールド膜に関し、配線膜に接続する段差部分の膜構造を工夫することにより、シールド膜を所定電位に接続保持し表面イオンや水分の影響を防止する。また周囲温度変化によるゼロ点出力電圧のヒステリシスを無くす。【構成】シールド薄膜の厚さを前記薄肉部に形成した絶縁層の厚さより薄くし、前記接続膜部の構造を工夫しシールド薄膜を一定電位に保持する。また接続端面傾斜角を70度以下,接続膜部の二つの沿面をカバーする構造,中継膜(67)を形成,シールド薄膜を形成後、異なる材料で厚い接続膜形成を形成する。【効果】特性安定化:周囲温度変化によるゼロ点出力電圧のヒステリシスを無くする。オーミックな接続を持つMOSデバイス構造により温度特性の安定化を図る。
請求項（抜粋）：
一つの導電型を有するシリコン基板(1)、その一部を加工した薄肉部に形成され別の導電型を有する検出素子群(21,22)と、該抵抗から厚肉部まで延びる低抵抗の電流供給端子(23)とブリッジ回路に結線するための配線部(4)及び前記検出素子上に絶縁膜(9)を介して形成したシールド膜(6)からなるセンサにおいて、前記基板を電源の最高電位若しくは高い電位に接続し、検出素子群のシールド薄膜を前記基板の厚肉部上に延長形成して接続膜(7)を介して基板電位に接続したことを特徴とするセンサ。
IPC (6件)：
G01D 21/00
, G01D 3/028
, G01F 1/68
, G01L 9/06
, G01N 27/00
, H01L 29/84
G01D 3/04 D
, G01D 3/04 Q
