特許

J-GLOBAL ID：200903068790327011

半導体記憶装置

発明者： 木村 貴久男
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-349294
公開番号（公開出願番号）：特開平6-203570
出願日： 1992年12月28日
公開日（公表日）： 1994年07月22日
要約：

【要約】【目的】 電源電圧に対する動作マージンが大きく、高速に読み出し、書き込みが可能な半導体記憶装置を提供することにある。【構成】 メモリセルのフリップフロップ回路には、5[V]の電源電圧VDDが与えられており、トランジスタTN3、TN4のソース端子には、負電位VSS ́が共通に与えられている。この負電位VSS ́の電位レベルは、ワード線WLに与えられるLレベルの電位(0[V])よりも低く、かつ、その絶対値がトランジスタTN1,TN2のしきい値よりも小さな値であることを特徴とする。

請求項（抜粋）：

複数のメモリセルを有する半導体記憶装置において、前記メモリセルは、第1の上位電源電位と第1の下位電源電位とによって各電位が供給されると共に、一対のビット線を介してデータの書き込み及び読み出しが行われるフリップフロップ回路と、前記フリップフロップ回路と前記各ビット線との間にそれぞれ接続され、第2の上位電源電位及び第2の下位電源電位が与えられることにより、オン・オフ制御されるトランスファーゲートとを備えており、前記フリップフロップ回路に与えられる第1の下位電源電位を、前記トランスファーゲートに与えられる第2の下位電源電位に比べ、低い電位に設定したものであることを特徴とする半導体記憶装置。

IPC (3件)：

G11C 11/412 ,  H01L 27/11 ,  H03K 3/356

FI (2件)：

G11C 11/40 301 ,  H01L 27/10 381