特許

J-GLOBAL ID：200903068795580238

記憶制御装置および記憶システム

発明者： 重村 武志 ,  鎌野 寿充
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-325256
公開番号（公開出願番号）：特開2002-132588
出願日： 2000年10月25日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】 記憶制御装置がネットワークを介して多数の上位装置からのアクセスを受ける環境の中で、多様なセキュリティ管理を実現する。【解決手段】 複数の上位装置10〜30に対してファイバチャネル70を介して接続される記憶制御装置40および配下のディスクアレイ装置50からなる記憶システムにおいて、記憶制御装置40内に、個々の上位装置(N_Port_Name)の、ディスクアレイ装置50内の特定の論理ユニット(LU)に対するアクセス可能時間帯を設定するアクセス制御テーブル90を設け、上位装置10〜30からアクセス要求のコマンドを受領した時に、記憶制御装置40はコマンドに付随するN_Port_Nameとコマンドを受領した時刻を、アクセス制御テーブル90の設定内容と比較し、一致した場合(アクセス時刻がアクセス可能時間帯内の場合)にはコマンド処理を実行し、不一致の場合には実行を拒否する。

請求項（抜粋）：

配下に記憶装置を備え、インタフェースを介して複数の上位装置に接続されることでコンピュータシステムを構成する記憶制御装置であって、前記上位装置と前記記憶制御装置との間のアクセスを時間情報を用いて制限する機能を備えたことを特徴とする記憶制御装置。

IPC (4件)：

G06F 12/14 320 ,  G06F 3/06 304 ,  G06F 3/06 540 ,  G06F 12/16 320

FI (4件)：

G06F 12/14 320 F ,  G06F 3/06 304 H ,  G06F 3/06 540 ,  G06F 12/16 320 L

Fターム (11件)：

5B017AA03 ,  5B017BA01 ,  5B017BB10 ,  5B018GA10 ,  5B018HA04 ,  5B018MA12 ,  5B065BA01 ,  5B065CA30 ,  5B065CA50 ,  5B065CC08 ,  5B065PA11