特許
J-GLOBAL ID：200903068802408179

半導体記憶装置

発明者：
高田 栄和

高田 栄和 について

, 
福井 陽康

福井 陽康 について

, 
隅谷 憲

隅谷 憲 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2000-176182
公開番号（公開出願番号）：特開2001-357684
出願日： 2000年06月12日
公開日（公表日）： 2001年12月26日
要約：
【要約】【課題】CPU等の外部接続装置において、データを書き込む際の待機時間が不要になるとともに、外付けSRAMが不要になって、チップ面積を小さくすることができる【解決手段】一対のSRAMアレイであるSRAM0およびSRAM1が設けられており、SRAM0およびSRAM1が、外部CPUに対して、I/Oピンによって、データの読み出しおよび書き込みが可能になっている。各SRAM0およびSRAM1と同一チップ上に、フラッシュメモリアレイ11が、各SRAM0およびSRAM1とは独立して動作可能に設けられている。各SRAM0およびSRAM1とフラッシュメモリアレイ11とは、ライトステートマシンWSMによって、相互にデータ転送可能になっている。
請求項（抜粋）：
複数の揮発性半導体記憶素子によってそれぞれ構成されており、外部接続装置に対して入出力ピンによって、データの読み出しおよび書き込みが可能になった複数の第1メモリアレイと、各第1メモリアレイとは独立して動作可能に設けられており、不揮発性半導体記憶素子によって構成された少なくとも1つのブロックを有する第2のメモリアレイと、前記各第1メモリアレイと前記第2メモリアレイとの間にて相互にデータを転送するデータ転送手段と、を具備することを特徴とする半導体記憶装置。
IPC (2件)：
G11C 16/04 ,  G11C 11/41
FI (2件)：
G11C 17/00 625 ,  G11C 11/34 Z
Fターム (13件)：
5B015HH01 ,  5B015HH03 ,  5B015JJ21 ,  5B015KB92 ,  5B015MM10 ,  5B015NN06 ,  5B015PP01 ,  5B015PP06 ,  5B015QQ16 ,  5B025AA03 ,  5B025AC01 ,  5B025AE00 ,  5B025AE05
引用特許：
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM