特許

J-GLOBAL ID：200903068817901513

電流制限回路

発明者： 伊達 昇司 ,  本田 次郎
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮園 純一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-194812
公開番号（公開出願番号）：特開平5-019879
出願日： 1991年07月09日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 電流検出抵抗やベース電流遮断用NPNトランジスタを不要にし、回路的に簡素化し、コスト低減を図る。【構成】 電源2側からの電流を制限する素子としてMOSFET3を用い、分圧手段12によってそのゲート電圧を調整し、ドレイン電流が一定になるように制御する。

請求項（抜粋）：

電源側からの電流を制限する素子として電界効果トランジスタを用い、この電界効果トランジスタにおける、ドレインを上記電源側に接続し、ソースを接地側に接続し、ゲートにゲート電圧を調整するための分圧手段を接続したことを特徴とする電流制限回路。