半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-263353
公開番号（公開出願番号）：特開平7-122741
出願日： 1993年10月21日
公開日（公表日）： 1995年05月12日
要約：

【要約】【目的】簡略プロセスで高性能を有する半導体装置の製造方法を提供する。【構成】絶縁ゲ-ト型電界効果トランジスタを形成する際に、ゲ-ト酸化膜上に多結晶シリコン310、Si3N4315及びレジスト材800を堆積して、レジスト材800をマスクとして基板中にゲ-トパタ-ン状の高濃度不純物層200を形成する。その後、Si3N4315をエッチング除去し、露出した多結晶シリコン310上にSiO2510を形成し、SiO2510をマスクとして510下の多結晶シリコン310を残して他の部分の多結晶シリコン310及びSi3N4315を除去することによりゲ-ト電極305を形成し、さらにソ-ス、ドレイン不純物層220を形成する。【効果】高濃度不純物層200は材料310と材料315により積層された材料越しにイオン打ち込みされることにより形成されるため、ゲート酸化膜は金属汚染の恐れが無い。

請求項（抜粋）：

半導体基板の主表面の所定の領域に絶縁ゲ-ト型電界効果トランジスタを形成する半導体装置の製造方法において、半導体基板の主表面の所定の領域にゲ-ト酸化膜を形成し、該ゲ-ト酸化膜上に第1の層を形成し、上記第1の層上に上記第1の層の材料とは選択比の異なる材料からなる第2の層を形成し、上記第2の層上にレジスト膜を堆積する第1の工程と、上記第1の工程の後、上記レジスト膜をゲ-トパタ-ン部を除去するように形成し、その後上記レジスト膜をマスクとして上記半導体基板と同導電型の不純物を上記第1の層及び上記第2の層及び上記ゲ-ト酸化膜を介してイオン打ち込みすることにより半導体基板中に上記ゲ-トパタ-ン状の高濃度不純物領域を形成する第2の工程と、上記第2の工程の後、上記レジスト膜をマスクとして上記ゲ-トパタ-ン状に露出した上記第2の層をエッチング除去し、その後上記レジスト膜800を除去する第3の工程と、上記第3の工程の後、上記ゲ-トパタ-ン状に露出した上記第1の層上に選択的に第3の層を形成し、該第3の層をマスクとして該第3の層の下の上記第1の層を残して他の部分の上記第1の層及び上記第2の層を除去することにより上記第3の層の下の上記第1の層からなるゲ-ト電極を形成する第4の工程と、上記第4の工程の後、上記第3の層をマスクとして上記半導体基板にソ-ス及びドレイン不純物層を形成する第5の工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 29/78 , H01L 21/8238 , H01L 27/092 , H01L 21/336

FI (3件)：

H01L 29/78 301 H , H01L 27/08 321 C , H01L 29/78 301 P

前のページに戻る